1998kr-005383/ap,prn

1 1998KR-005383/AP (KR98-5383/AP) 0 1998KR-005383/PRN (KR98-5383/PRN) 1 1998KR-005383/AP,PRN

L1

L1 ANSWER 1 OF 1 WPINDEX (C) 2002 THOMSON DERWENT

ACCESSION NUMBER:

1999-061807 [06] WPINDEX

DOC. NO. NON-CPI:

N1999-045825

DOC. NO. CPI:

C1999-018585

TITLE:

Polysilicon thin film transistor - has branched gate and

branched channel design.

DERWENT CLASS:

L03 U12 U13 U14

INVENTOR(S):

MIYAMOTO, S

PATENT ASSIGNEE(S):

(MITO) MITSUBISHI DENKI KK; (MITQ) MITSUBISHI ELECTRIC

CORP

COUNTRY COUNT:

_

PATENT INFORMATION:

PAT	TENT NO	KIND	DATE	WEEK	LA	PG	MAIN	IPC
		- 						
DΕ	19803479	A1	19981224	(199906)*		37	H01L0	29-786
JР	11008390	A	19990112	(199912)		19	H01L0	29-786
US	5965914	Α	19991012	(199949)			HO1LO	29-76
KR	99006350	A	19990125	(200014)			HOIL	29-786
тw	401643	Δ	20000811	(200116)			HOILO	129-78

APPLICATION DETAILS:

PA	TENT NO	KIND	APPLICATION DATE
DE	19803479	A1	DE 1998-19803479 19980129
JP	11008390	Α	JP 1997-161118 19970618
US	5965914	A	US 1997-996811 19971223
KR	99006350	Α	KR 1998-5383 19980220 <-
TW	401643	Α	TW 1998-101339 19980203

PRIORITY APPLN. INFO: JP 1997-161118 19970618

INT. PATENT CLASSIF.:

MAIN:

H01L029-76; H01L029-78; H01L029-786

SECONDARY:

H01L021-336; H01L021-8244; H01L027-11; H01L031-62

BASIC ABSTRACT:

DE 19803479 A UPAB: 19990210

A semiconductor device has (a) an insulating film (2) formed on a semiconductor substrate (1); (b) a gate (8) with a lower branch gate (8a) on the insulating film surface and several branch gates (8b, c) branching from and overlying the lower branch gate (8a), gate through-holes being provided between the lower branch gate and the branch gates; (c) a channel (6) which branches from one side of the gate through-holes and which has branch channels (6a-d) passing through and uniting at the other side of the gate through-holes; (d) a gate insulation film (7) formed between the gate (8) and the channel (6); and (e) a source/drain region connected to the gate at opposite sides of the gate through-holes. Also claimed are (i) similar devices in which a tunnel is formed on the insulating film, the

substrate has a recess or the above arrangement of branch channels and branch gates is reversed; and (ii) processes for producing these semiconductor devices.

USE - As a polysilicon TFT for use as a load element in a low current consumption SRAM.

ADVANTAGE - The design provides a thin film transistor with relatively small area and a high current capacity.

Dwg.2/56

FILE SEGMENT: CPI EPI FIELD AVAILABILITY: AB; GI

MANUAL CODES: CPI: L03-G04A; L04-E01

EPI: U12-B03A; U12-Q; U13-C04B1B; U14-A03B1

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. ⁸ HO1L 21/20	(11) 공개번호 특1998-0005383 (43) 공개일자 1998년03월30일
(21) 출원번호 (22) 출원일자	특 1996-0026534 1996년 06월 29일
(71) 출원인	현대전자산업 주식회사 김주용 경기도 미천시 부발읍 아미리 산 136-1(우:467-860)
(72) 발명자	고요환
	서울특별시 노원구 하계1동 선경아파트 6동 906호 최진혁
(74) 대리민	박해천, 원석희, 염주석
AI A	

替外替子: 双音

(54) 반도체 장치 및 그 제조방법

足學

본 발명은 메몰산화총과 비도핑 단결정실리콘총이 형성되는 SOI트랜지스터 제조방법에 있어서, 전체구조상에 식각방지막을 형성하는 단계; 상기 식각방지막 상에 소자분리 마스크를 형성하고 단결정실리콘총을 식각하며 노출하는 단계; 반도체 기판의 소정영역에 메몰산화총과 비도핑 단결정실리콘총을 상기 활성화 영역 위면에 형성하는 단계; 전체구조상에 패드산화막 및 질화막 형성하며 필드산화막이 형성될 부분의 질화막을 선택식각하며 제거하는 단계를 특징으로 하는 SOI 트랜지스터에 판한 것으로 N-웹과 P-웹사이 에 전기적인 통로가 형성되는 것을 완전히 차단하여 래치옆에 의한 누설전류를 완벽하게 방지한다.

四班도

도20

BAKE

[발명의 명칭]

반도체 장치 및 그 제조방법

[도면의 간단한 설명]

제2a도 내지 제2c도는 본 발명의 일실시예에 따른 SDI트랜지스터의 제조공정 단면도.

제3a도 내지 제3c도는 본 발명의 다른 밀실시예에 따른 SOI트랜지스터의 공정 단면도.

본 내용은 요부공개 건이므로 전문 내용을 수록하지 않았음

(57) 경구의 범위

청구항 1. 제 1 실리콘총, 산화총 및 제 2 실리콘총에 차례로 적총된 SOI 기판 상에 형성되는 반도체 장치에 있머서; 상기 제 2 실리콘총에 불순물시 도핑된 N헬 및 P웰; 상기 N웰과 P웰을 전기적으로 격리 시키기 위해 상기 N캘과 P헬의 경제 지역에 형성되되 그 일부 하부가 상기 산화총과 접하는 소자분리막 을 포함하며 미루어진 반도체 장치.

청구항 2. 제 1 실리콘총, 메몰 산화총, 제 2 실리콘총이 차례로 적충된 SOI기판을 사용하는 반도체 장치 제조 방법에 있어서; 상기 제 2 실리콘총에 불순물을 도핑시켜 N웰과 P웰을 형성하는 단계; 상기 제 2 실리콘총상에 상기 N웰과 P웰의 경제지역이 노출되는 산화방지총을 형성하는 단계; 상기 N웰과 P웰의 경계지역이 노출되는 산화방지총을 형성하는 단계; 상기 N웰과 P웰의 경계지역이 노출되는 산화방지총을 형성하는 단계; 상기 N웰과 P웰의 경계지역이 노출되는 상화방지총에 의해 노출되는 부위의 폭이 좁아지도록 전체구조 상부에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 역상하는 단계; 상기 포토레지스트 패턴을 식각장벽으로 상기 제 2 실리콘총의 N웰과 P웰 경계 지역을 식각하는 단계; 및 상기 포토레지스트 패턴을 제거하고 노출된 상기 제 2 실리콘총을 산화시켜 상기 메몰산화총과 위하는 당계; 및 상기 포토레지스트 패턴을 제거하고 노출된 상기 제 2 실리콘총을 산화시켜 상기 메몰산화총과 임부 하부가 맞닿는 소자분리 산화막을 형성 하는 단계를 포함하여 미루어진 것을 특징으로 하는 반도체 장치 제조방법. 중치 제조합법.

청구항 3. 제 2 항에 있어서, 상기 제 2 실리콘총의 N웰과 P웰 경계지역을 식각하는 단계에서 상기 메몰 산화총이 도출되도록 식각하는 것을 특징으로하는 반도체 장치 제조방법

제 2 항에 있어서; 상기 제 2 실리콘총이 N헬과 P웰 경계지역 식각하는 단계에서 상기 제

2 실리콘총의 일부두께를 잔류시키는 것을 특징으로 하는 반도체 장치 제조방법.

청구항 5. 제 2 항에 있어서; 상기 메몰산화층과 맞당지 않는 상기 소자분리산화막 하부지역의 상기 제 2 실리콘총에 채널 스톱 미온주입을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조방법.

청구항 6. 제 1 실리콘총, 메몰산화총, 제 2 산화총이 차례로 적총된 SOI기판을 사용하는 반도체 장치 제조방법에 있어서; 상기 제 2 실리콘총에 불순물을 도핑시켜 N월과 P웰을 각각 형성하는 단계; 상기 N웰과 P웰 경계지역 상기 제 2 실리콘총 일부깊이를 선택산화시켜 소자분리 산화막을 형성하는 단계; 상기 잔류 제 2 실리콘총의 N웰과 P웰 경계지역을 선택 식각하기 위해 상기 소자분리산화막의 소정부위가 노출되도록 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 식각 장벽으로 상기 소자분리산화막과 사이 잔류 제 2 실리콘을 차례로 식각하여 상기 메몰산화총의 소정부위를 노출되는 홈을 형성하는 단계; 상기 마스크 패턴을 제거하는 단계; 및 상기 홈 내부에 소자분리용 절연막을 형성하는 단계를 포합하는 것을 특징으로 하는 반도체 장치 제조방법.

청구항 7. 제 6 항에 있어서, 상기 홈 내부에 형성되는 소자분리용 절연막을 실리콘질화막인 것을 특징으로 하는 반도체 장치 제조방법.

청구항 8. 제 6 항에 있어서; 상기 소자분리산화막 하부의 상기 잔류 제 2 실리몬층에 채널스탑 이온 중입을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조방법.

※ 참고사항 : 최초출원 내용에 의하며 공개하는 것임.

도图

£*2*€2€



£ 2926



⊊*B*!20



*도型3*2



⊊£!3b



